[00839685]基于NSGA-Ⅱ算法的SoC中IP核测试调度优化系统软件V1.0

SoC片上系统测试，其测试时间与测试功耗是影响测试成本的两个重要因素。为了降低测试成本，就要减少SoC的测试时间并且降低其测试功耗。基于IP核的SoC测试，一方面，为了减少其测试时间，直观的做法就是尽量将所有的IP核同时进行测试，但是无限制的多个IP核同时测试会造成芯片瞬时功耗的增大，可能损坏芯片；另一方面，为了降低芯片的测试功耗，最有效的方法为将所有的IP模块进行串行测试，此时只要单个IP核的测试功耗不超过芯片的测试功耗上限值即可，但是对于IP核个数较多的SoC芯片来说，这种测试方式势必会延长芯片的总测试时间。所以课题组将基于IP核的SoC测试时间与测试功耗的联合优化问题转化为协调多个IP核的测试分配问题进行研究。带精英策略的非支配排序遗传算法(Nondom-inated Sorting Genetic Algorithm II, NSGA-II)的设计思想是：构造初始种群，由于没有其它的种群个体，第一代种群就作为父个体；对父个体进行快速非支配排序，计算非支配层个体拥挤度，选择合适的个体作为新的父个体；对新的父个体通过遗传算子操作，得到新的子个体；采用精英保留策略合并父子个体作为父个体，并重复前面两步，直到不满足运行条件结束程序。为了达到SoC测试时间与测试功耗协同最小化的目的，该研究在初始优化模型的基础上做了改进，确定基于IP核的SoC测试优化模型为：对于给定的SoC片上系统，包含N个IP核，TAM测试总线宽度为W。在SoC测试时，课题组假定每个IP核有测试和空闲两个状态，N个IP核分k 组测试完成，每组测试的IP核数目为mk个。组内各IP核并行测试，组间进行串行测试。鉴于主要对基于IP核的SoC测试时间以及测试功耗两个目标进行同时优化，因而采用相适应的目标函数进行求解。NSGA-II算法提供的染色体编码方式有实数编码和二进制编码，二进制的编码方式容易造成编解码的冗余。并且该研究中，SoC内部的IP核测试组合分配问题，IP核的数目及分组取值均为离散的整数值。根据建立的模型，将SoC测试的多目标优化方案的实现转化为确定SoC所有IP核的测试分组k以及测试状态xij的问题。采用MATLAB软件编程实现算法，并采用ITC’02基准电路作为验证平台，分别应用h953和p93791电路为测试对象来检验模型及算法的实用性和有效性。