技术详细介绍
成果简介：
本发明公开一种基于H.264的去块滤波器硬件架构，包括第一内存器、第二内存器、信息存储控制模块、去块滤波器模块、第一多路复用器、第二多路复用器、第三多路复用器、第四多路复用器、第五多路复用器，所述信息存储控制模块与所述去块滤波器模块连接，所述去块滤波器模块的输出端与第一多路复用器的输入端、第二多路复用器的输入端和第三多路复用器的输入端连接，所述第三多路复用器的输出端与第一内存器连接，所述第二多路复用器的输出端与第二内存器连接，区别于现有技术，本发明通过双读写端口内存器和采用新的数据存储方式来存储数据，加快处理速度，降低去块滤波器运算时间，同时降低系统总线的使用。
技术成熟度：
技术方案和途径通过实验室验证径通过实验室验证。
应用范围：
本发明涉及H.264硬件架构技术领域，尤其涉及一种基于H.264的去块滤波器硬件架构。
省下转置存储器的使用，使硬件面积较小；同时配合平行处理单元，来加速处理速度的提升。