X为了获得更好的用户体验,请使用火狐、谷歌、360浏览器极速模式或IE8及以上版本的浏览器
平台简介 | 帮助中心
欢迎来到科易厦门城市创新综合服务平台,请 登录 | 注册
尊敬的 , 欢迎光临!  [会员中心]  [退出登录]
当前位置: 首页 >  科技成果  > 详细页

[00306138]适用于嵌入式硬件平台之色彩空间转换器设计

交易价格: 面议

所属行业: 电子元器件

类型: 非专利

技术成熟度: 正在研发

交易方式: 技术转让

联系人: 曾宪威

进入空间

所在地:福建厦门市

服务承诺
产权明晰
资料保密
对所交付的所有资料进行保密
如实描述
|
收藏
|

技术详细介绍

成果简介: 一般在设计色彩空间转换器(Color Space Conversion, CSC)时,因为RGB三原色的关系在超大型集成电路(Very Large Scale Integration, VLSI)设计时会使用较多的暂存器(Register)进而产生其硬 件成本的增加。有鉴于此,本研究提出了一个管线架构(Pipelining architecture)并配合摺叠架构 (Folding architecture) 应用于RGB转换至YCbCr色彩空间;在改良架构中以管线处理的步骤,将其处理优化,并利用三原色异步处理的特性配合摺叠架构成一组管线架构,使其具有实时性、高硬件使用率、以及低成本的特性。最后,本文使用Xilinx FPGA实现,将实际的RGB资料经由本系统做转换并处理后的YCbCr值与其理论值比较,得到较低的误差平均值为Y=0.231%、Cb=0.221%、Cr=0.149%、减少暂存器使用量为36.59%以及减少逻辑元件的使用量为67.57%。 应用范围: 本研究提出一改良混合式VLSI架构,应用于RGB转换至YCbCr色彩空间。 投产条件及预期经济社会效益: 本研究提出一改良混合式VLSI架构,应用于RGB转换至YCbCr色彩空间;在改良架构中以管线处理的步骤,将其处理优化,并利用三原色异步处理的特性配合摺叠架构成一组管线架构,以减少一般在管线架构的暂存器与逻辑元件使用量,透过摺叠Y、Cb、Cr三个VLSI架构,使得硬件使用的元件大幅减少,并透过不同的译码器与编码器可适用到不同的外部系统,让本研究的价值提升。在实验结果得知,本文得到较低的误差值为Y=0.231%、Cb=0.221%、Cr=0.149%、减少暂存器使用量为36.59%以及减少逻辑元件的使用量为67.57%。
成果简介: 一般在设计色彩空间转换器(Color Space Conversion, CSC)时,因为RGB三原色的关系在超大型集成电路(Very Large Scale Integration, VLSI)设计时会使用较多的暂存器(Register)进而产生其硬 件成本的增加。有鉴于此,本研究提出了一个管线架构(Pipelining architecture)并配合摺叠架构 (Folding architecture) 应用于RGB转换至YCbCr色彩空间;在改良架构中以管线处理的步骤,将其处理优化,并利用三原色异步处理的特性配合摺叠架构成一组管线架构,使其具有实时性、高硬件使用率、以及低成本的特性。最后,本文使用Xilinx FPGA实现,将实际的RGB资料经由本系统做转换并处理后的YCbCr值与其理论值比较,得到较低的误差平均值为Y=0.231%、Cb=0.221%、Cr=0.149%、减少暂存器使用量为36.59%以及减少逻辑元件的使用量为67.57%。 应用范围: 本研究提出一改良混合式VLSI架构,应用于RGB转换至YCbCr色彩空间。 投产条件及预期经济社会效益: 本研究提出一改良混合式VLSI架构,应用于RGB转换至YCbCr色彩空间;在改良架构中以管线处理的步骤,将其处理优化,并利用三原色异步处理的特性配合摺叠架构成一组管线架构,以减少一般在管线架构的暂存器与逻辑元件使用量,透过摺叠Y、Cb、Cr三个VLSI架构,使得硬件使用的元件大幅减少,并透过不同的译码器与编码器可适用到不同的外部系统,让本研究的价值提升。在实验结果得知,本文得到较低的误差值为Y=0.231%、Cb=0.221%、Cr=0.149%、减少暂存器使用量为36.59%以及减少逻辑元件的使用量为67.57%。

推荐服务:

智能制造服务热线:0592-5380947

运营商:厦门科易帮信息技术有限公司     

增值电信业务许可证:闽B2-20100023      闽ICP备07063032号-5