[01394350]高速电路复杂互连的信号完整性故障模型及测试方法研究

随着电路系统向着规模极大化、工艺尺寸微小化、工作速度高速化和时钟频率高频化方向的快速发展,电路系统已经进入了高速电路系统时代。信号完整性问题成为了高速互连电路设计、分析中不容忽视的严峻问题,而串扰故障及其测试生成更是保障高速电路产品质量和可靠性的重要因素。建立串扰故障的有效测试,生成高效的测试矢量,保证较好的故障覆盖率、减少测试时间及测试成本是急需迫切解决的关键问题。本项目针对高速电路复杂互连信号完整性故障及测试生成方法进行了深入研究。主要成果简述如下： （1）讨论复杂结构互连线串扰故障影响因素分析及特性,揭示了串扰特性及串扰测试基本原理;对于复杂拓扑结构,进行了约简算法的研究,提出了串扰故障模型及渐进式串扰故障测试方法,并与现有测试方法进行比较,在保证故障覆盖率100%的情况下,减少了故障测试矢量的数目和测试时间。 （2）围绕以过孔（通孔、盲孔、埋孔）及BGA焊点为代表的互连单元,研究了复杂互连单元对串扰测试的影响规律及串扰特性;针对由引线、过孔、焊点组成的组合复杂单元,建立了趋肤效应下复杂互连单元等效电路模型及参数计算;研究了基于1149.6的BGA互连的串扰测试构架; （3）研究了高速物理通路串扰故障的ATPG 方法研究,提出了基于FAN算法的串扰时延故障ATPG方法,深入讨论了11值逻辑、真值表、故障敏化、故障传播、蕴含及回溯等技术,提高了串扰型故障ATPG的效率。本课题的研究可以实现对高速电路的信号完整性故障的有效测试,为高速互连的信号完整性测试提供新的方法和思路,达到提高测试效率、减少测试时间、降低测试成本的目的。其研究成果可应用于高速电路系统的设计及故障诊断中,对其他类型的信号完整性故障测试问题提供理论基础,对于提高高速互连系统的信号完整性设计和测试水平,进而提高高速电路的质量和可靠性具有重要的理论及实际意义。