X为了获得更好的用户体验,请使用火狐、谷歌、360浏览器极速模式或IE8及以上版本的浏览器
平台简介 | 帮助中心
欢迎来到科易厦门城市创新综合服务平台,请 登录 | 注册
尊敬的 , 欢迎光临!  [会员中心]  [退出登录]
当前位置: 首页 >  科技成果  > 详细页

[01201473]一种基于FPGA的高阶FIR滤波器的实现方法

交易价格: 面议

所属行业: 电子元器件

类型: 非专利

交易方式: 资料待完善

联系人:

所在地:

服务承诺
产权明晰
资料保密
对所交付的所有资料进行保密
如实描述
|
收藏
|

技术详细介绍

本发明提出了一种基于FPGA的高阶FIR滤波器的实现方法,用于解决现有高阶FIR多相滤波实现方法中高阶FIR滤波器对FPGA中逻辑单元占用多的技术问题。实现方法包括:选择原型滤波器的参数;设计原型滤波器h(n);对原型滤波器h(n)进行多相分解,得到多相滤波器;对每个多相滤波器进行模块划分;将多相滤波器系数存储到模块ROM中;读取模块ROM中的多相滤波器的系数;通过系统时钟控制得到的模块RAM的读写使能、写地址控制信号和读地址控制信号,对输入数据进行缓存和读取;采用乘法累加模块对多相滤波器系数和输入数据进行乘加运算并将运算结果输出。本发明对FPGA内逻辑单元的占用少,简单高效,易于实现。
本发明提出了一种基于FPGA的高阶FIR滤波器的实现方法,用于解决现有高阶FIR多相滤波实现方法中高阶FIR滤波器对FPGA中逻辑单元占用多的技术问题。实现方法包括:选择原型滤波器的参数;设计原型滤波器h(n);对原型滤波器h(n)进行多相分解,得到多相滤波器;对每个多相滤波器进行模块划分;将多相滤波器系数存储到模块ROM中;读取模块ROM中的多相滤波器的系数;通过系统时钟控制得到的模块RAM的读写使能、写地址控制信号和读地址控制信号,对输入数据进行缓存和读取;采用乘法累加模块对多相滤波器系数和输入数据进行乘加运算并将运算结果输出。本发明对FPGA内逻辑单元的占用少,简单高效,易于实现。

推荐服务:

智能制造服务热线:0592-5380947

运营商:厦门科易帮信息技术有限公司     

增值电信业务许可证:闽B2-20100023      闽ICP备07063032号-5