X为了获得更好的用户体验,请使用火狐、谷歌、360浏览器极速模式或IE8及以上版本的浏览器
平台简介 | 帮助中心
欢迎来到科易厦门城市创新综合服务平台,请 登录 | 注册
尊敬的 , 欢迎光临!  [会员中心]  [退出登录]
当前位置: 首页 >  科技成果  > 详细页

[01115680]一种基于P型外延层的BCD集成器件及其制造方法

交易价格: 面议

所属行业: 其他电气自动化

类型: 非专利

交易方式: 资料待完善

联系人:

所在地:

服务承诺
产权明晰
资料保密
对所交付的所有资料进行保密
如实描述
|
收藏
|

技术详细介绍

一种基于P型外延层的BCD集成器件及其制造方法,属于半导体功率器件技术领域。本发明在同一衬底上集成了高压nLDMOS器件、高压nLIGBT器件、低压PMOS器件、低压NMOS器件、低压PNP器件和低压NPN器件,各器件制作于P型衬底表面的P型外延层中,并通过P型外延层实现自隔离;在高压器件下方的P型衬底和P型外延层之间具有N型埋层,在低压器件下方的两侧P型外延层可有(或没有)N型埋层。本发明通过引入N型埋层实现相同击穿电压下可以使用更低电阻率的硅片作为衬底,避免了采用区熔FZ法制造的单晶硅片带来的芯片制造成本的增加,从而降低了芯片的制造成本。
一种基于P型外延层的BCD集成器件及其制造方法,属于半导体功率器件技术领域。本发明在同一衬底上集成了高压nLDMOS器件、高压nLIGBT器件、低压PMOS器件、低压NMOS器件、低压PNP器件和低压NPN器件,各器件制作于P型衬底表面的P型外延层中,并通过P型外延层实现自隔离;在高压器件下方的P型衬底和P型外延层之间具有N型埋层,在低压器件下方的两侧P型外延层可有(或没有)N型埋层。本发明通过引入N型埋层实现相同击穿电压下可以使用更低电阻率的硅片作为衬底,避免了采用区熔FZ法制造的单晶硅片带来的芯片制造成本的增加,从而降低了芯片的制造成本。

推荐服务:

智能制造服务热线:0592-5380947

运营商:厦门科易帮信息技术有限公司     

增值电信业务许可证:闽B2-20100023      闽ICP备07063032号-5